Iklan
=====================================================
=====================================================
=====================================================
[x]
WELCOME TO JAVA ELECTRONIC Selamat Berkarya Nusa Dan Bangsa Bersatu Membangun Negri Tercinta


Cara Kerja PLL(phase locked loop)

Jumat, 17 Februari 20120 komentar

PLL (Phase Locked Loop). Suatu sistem yang memungkinkan suatu sinyal tertentu mengendalikan frekuensi sebuah osilator dalam sebuah Lingkar yang terkunci. Frekuensi osilator dapat sama besar atau kelipatannya dari frekuensi sinyal tersebut (selanjutnya disebut frekuensi-referensi). Kalau frekuensi sinyal berasal dari sebuah osilator kristal maka frekuensi yang lainnya dapat dijabarkan mempunyai stabilitas yang sama dengan frekuensi kristal. Inilah yang dijadikan dasar dari pesintesis frekuensi atau Frequency Synthesizer.


Kalau frekuensi-referensi mempunyai nilai yang berubah-ubah maka frekuensi “osilator lingkar” akan mengikuti perubahan tersebut. Prinsip ini digunakan dalam demodulator FM (Frequency Modulation), FSK (Frequency Shift Keying) dan Tracking Filter.

Prinsip diatas lebih dikenal dengan istilah PLL (Phase Locked Loop) dan telah diketahui sejak tahun 1923 tetapi sedikit sekali digunakan sampai akhir 1960. Bagian-bagian dari PLL terdiri dari :

Fixed Osilator sebagai frekuensi-referensi yang biasanya dibangun menggunakan kristal kuarsa untuk menjamin kestabilannya
VCO (Voltage Control Oscillator) merupakan osilator yang frekuensi keluarannya terkendali tegangan
LPF (Low Pass Filter). Pada dasarnya bagian ini mengubah ayunan tegangan yang begitu cepat dari Phase Detektor menjadi tegangan dc terkendali fasa
LPF-Amplifier. Bagian ini memperkuat keluaran LPF yang masih sangat lemah sampai ke taraf beberapa volt dc hingga mampu mengendalikan VCO
n-Devider atau “pembagi n kali”. Bagian ini yang membagi frekuensi keluaran yang dikehendaki dari VCO supaya sama dengan frekuensi-referensi
Phase Detector. Bagian ini bekerja dengan membandingkan nilai frekuensi referensi dengan frekuensi dari n-Devider. Keluaran akan 0 volt jika terjadi kedua frekuensi sama dan bernilai taraf dc tertentu jika kedua frekuensi tersebut tidak sama
Berikut contoh Blok Diagram Aplikatif sebuah PLL Klasik yang bekerja pada FM-II 100-MHz :
Bila dilihat dari fungsi masing-masing bagian diatas dapat digambarkan bahwa frekuensi yang berada dalam “lingkar” tersebut sangatlah stabil menyamai kestabilan frekuensi referensi dari osilator kristal. Yang paling menentukan dari kualitas sebuah PLL adalah Respone Time dari LPF dan Devider dan lebar bidang kerja dari VCO pada taraf tegangan yang mengendalikannya.

Perancangan dari nilai komponen pembangun LPF sangat menentukan terhadap keluaran PLL (VCO) secara langsung. Ketidak tepatan akan menyebabkan Locking Time berlangsung cukup lama dan ini merupakan indikasi unjuk kerja PLL yang kurang baik. Disamping juga bisa menyebabkan terjadinya side-tone yang cukup mengganggu karena akan ikut terbawa bersama gelombang pemodulasi pada Penerapan FM.

Devider biasanya diawali dengan sebuah pre-scaller karena kebanyakan n-devider tidak mampu bekerja pada pita FM-II. Dengan demikian akan ada beberapa tahap devider sebelum sampai pada Phase Detector dan ini dapat diatasi dengan pemakaian IC TTL karena kecepatan kerjanya tidak diragukan lagi.

Pada jenis PLL tertentu penentuan frekuensi keluaran yang dikehendaki digunakan dua cara yaitu melalui n-devider dan perubahan pada frekuensi referensi. Perubahan pada frekuensi referensi tidak bisa sebebas n-devider mengingat Q-factory yang sangat tinggi dari kristal kuarsa yang hanya memungkinkan pergeseran selebar 2% dari frekuensi fundamental-nya. Cara ini biasa dan umum diterapkan pada AM-SSB Transceiver dengan memasang Variable Capasitor secara serial dengan kristal untuk melakukan Fine-Tuning.

Pemakaian kristal kuarsa sebagai osilator sudah sejak lama dipakai mengingat Q-factory yang mencapai lebih dari 3000 dan kestabilannya yang mengagumkan. Sebagai gambaran apabila digunakan jam/arloji yang sumber detaknya terbuat dari kristal kuarsa maka untuk terlambat atau lebih cepat 1 detik dibutuhkan waktu 300 tahun.

[Java-Electronic]
Share this article :

Posting Komentar

 
Support : Joko-Electronic | Hangat-News | Joko Sugiono
Copyright © 2012. Java-Electronic - All Rights Reserved
Published by Java-Electronic
Proudly powered by Blogger